Courses at Escola Tècnica Superior d'Enginyeria Informàtica (ETSINF) · Universitat Politècnica de València
Computer architecture: instruction sets, pipeline, memory hierarchy, I/O, performance. Laboratory based on the RISC-V Simulator (behavioral + RTL pipeline). Taught in Valenciano. 45 h/yr (TA 15 + TS 30).
Deep learning for industrial applications: neural network design and deployment, hardware acceleration (GPU/FPGA), edge AI, quantization, and inference optimization. Taught in Castellano. 30 h/yr (TA 15 + TS 15).
Advanced RISC-V architecture: ISA extensions (V, A, B, privileged), pipeline design in Verilog, OS support (xv6, Linux), and custom hardware exploration with the open-source simulator. Taught in Castellano. 15 h/yr (TA 10 + PL 5).
Courses taught since 1998, grouped by academic period and faculty category. Certificate issued by UPV (ANECA/PEP), April 2026. Total: 3771 hours.
| Course | Programme | Type | Language |
|---|---|---|---|
| Arquitectura e ingeniería de computadores (11553) | GII — Grado en Ingeniería Informática | TA + TS | Valenciano |
| Arquitecturas avanzadas (11582) | GII — Grado en Ingeniería Informática | TS + PL | Castellano |
| Sistemas basados en Deep Learning para la Industria (14922) | GII — Grado en Ingeniería Informática | TA + TS | Castellano |
| Diseño de soluciones de cómputo con RISC-V (35801) | Máster Univ. en Ingeniería de Computadores y Redes | TA + PL | Castellano |
| Sistemas avanzados de cómputo para la industria (35525) | Máster Univ. en Ingeniería de Computadores y Redes | TA | Castellano |
| Tecnología informática industrial (11432) | GII — Grado en Ingeniería Informática | TA | Castellano |
| Cálculo Masivo / Redes en Chip (33934) | Máster / Posgrado | TS + PL | Castellano |
| Course | Programme | Type |
|---|---|---|
| Arquitecturas avanzadas (11582) | GII — Grado en Ingeniería Informática | TS + PL |
| Redes en Chip (33934) | Máster / Posgrado | TS + PL |
| Arquitectura y Tecnología de los Procesadores Multinúcleo (33942) | Máster / Posgrado | TA + PL |
| Seminarios Avanzados (33932) | Posgrado | TA |
| Course | Programme | Type |
|---|---|---|
| Arquitecturas Avanzadas (6048 / 30567) | Ingeniería Informática (plan antiguo) / Posgrado | TA + PL |
| Estructura de Computadores (6019) | Ingeniería Informática / Ing. Técnica en Informática | TA + PL |
| Estructura y Tecnología de Computadores II (5940) | Ingeniería Técnica en Informática | TA + PL |
| Chips de Interconexión del Futuro (27522 / 30551) | Posgrado / Doctorado | TA |
| Redes en Chip (31728) | Máster / Posgrado | TA + PL |
| Arquitecturas Avanzadas (11582) | GII — Grado en Ingeniería Informática (new plan, from 2013) | TS + PL |
| Course | Programme | Type |
|---|---|---|
| Fundamentos de Computadores (513) | Ingeniero en Informática | TA + PA + PL |
| Estructura de Computadores II (381) | Ing. Técnico en Informática de Gestión / Sistemas | TA + PA + PL |
| Estructura de Computadores (6019) | Ingeniería Informática | TA + PL |
| Estructura y Tecnología de Computadores II (5940) | Ing. Técnica en Informática | TA + PL |
| Sistemas Multiprocesadores (2575) | Ingeniero en Informática | TA + PL |
| Microcomputadores y Periféricos (3001) | Ing. Técnico en Informática de Gestión | TA + PA + PL |
| Arquitectura de Redes de Altas Prestaciones (26744) | Ingeniería Informática / Posgrado | TA |
| Course | Programme | Type |
|---|---|---|
| Diseño Lógico (373) | Ing. Técnico en Informática de Gestión / Sistemas | PL |
| Microcomputadores y Periféricos (3001) | Ing. Técnico en Informática de Gestión | TA + PA + PL |
| Sistemas Multiprocesadores (2575) | Ingeniero en Informática | PL |
Key: TA = Teoría de aula · TS = Teoría de seminario · PA = Prácticas de aula · PL = Prácticas de laboratorio. Certificate issued by UPV Secretaría General (ANECA/PEP, CSV: SRHYB56XX48), April 2026.
The open-source RISC-V Simulator is the main lab platform for Arquitectura e ingeniería de computadores and Diseño de soluciones de cómputo con RISC-V. Students work with both the behavioral C-based simulator and the Verilog 5-stage pipeline to:
I supervise bachelor's final projects (TFG) and master's theses (TFM) in computer architecture, AI acceleration, RISC-V, Networks-on-Chip, and fault tolerance. For a full list of supervised projects, see the People page. If you are interested in a project, contact me.