PhD students supervised, past and present
If you are interested in joining the group as a PhD student, please contact me.
| Student | Title | Year |
|---|---|---|
| Juan Domínguez Lacal | Soporte de Operaciones de Microscaling en Procesadores RISC-V | 2025 |
| Luca Vivenzo | Análisis de Prestaciones de Sistemas Reconfigurables con Memoria HBM Utilizando Diferentes Flujos de Diseño | 2022 |
| Laura Medina Chaveli | Generación de un Módulo Optimizado de Inferencia en FPGAs con HLS | 2021 |
| Rosa Nuzzo | Ejecución de Código HLS en un Prototipo Multi-FPGA | 2021 |
| Izan Catalán Gallach | Desarrollo de Algoritmos de Inteligencia Artificial y de Visión por Computador Optimizados para Sistemas FPGA | 2020 |
| David Rodríguez Agut | Diseño de un Interfaz de Programación en OpenCL para Clusters de Alto Rendimiento Basados en Sistemas Multi-FPGA | 2020 |
| Cecilio César Tamarit Camarero | Design and Implementation of a Parameterized Out-of-Order RISC-V Processor with a New Toolflow | 2020 |
| Davide Russo | Adaptación de Sistema Reconfigurable de Altas Prestaciones y Capacidades para Entornos de Programación en OpenCL | 2020 |
| Vincenzo Scotti | Acceso a Memoria Eficiente en Sistemas Heterogéneos | 2018 |
| Catello Rosario Cioffi | LLVM Compilation Support for the PEAK Manycore System | 2017 |
| Tomás Picornell Sanjuan | Diseño e Implementación de Soporte de Calidad de Servicio en Arquitecturas Multinúcleo | 2016 |
| Boldbaatar Juvaa | Design, Implementation, and Analysis of Router Architectures and Network Topologies for FPGA-Based Multicore System | 2015 |
| José Manuel Rocher González | Implementación de Técnicas Eficientes de Sincronización en Arquitectura Multinúcleo en Sistema Multi-FPGA | 2015 |
| Miguel Gorgues Alonso | Técnicas de Control de Flujo y Encaminamiento para Mejorar las Prestaciones en Redes en Chip | 2014 |
| María Soler Heredia | Effective Power Saving Method by On-Chip Traffic Compression in NoC-Based Embedded Systems | 2013 |
| Mario Lodde | Efficient Built-In NoC Support for Gather Operations in Invalidation-Based Coherence Protocols | 2013 |
| José Vicente Escamilla López | HoL-Blocking Avoidance in NoCs | 2012 |
| Jesús Camacho Villanueva | Entorno de Evaluación de Redes en el Chip para Sistemas CMP | 2009 |
| Samuel Rodrigo Mocholí | LBDR: An Efficient Unicast Routing Support for CMPs | 2008 |
| Student | Title | Year |
|---|---|---|
| Joan Ferreres Expósito | Implementación de Mejoras en Caché de Instrucciones en un Procesador RISC-V | 2025 |
| Abel Haro Armero | Detección de Defectos en Objetos en Movimiento mediante Redes Neuronales Convolucionales con Optimizaciones Específicas para Hardware NVIDIA | 2025 |
| Marcos Hernández Sánchez | Conducción Autónoma en Vehículos a Escala con Jetbot: Un Enfoque Basado en Segmentación de Imágenes | 2025 |
| Andrés Fernando Mora Monteverde | Control Automático del Jetank Basado en Inteligencia Artificial | 2025 |
| Yuyu Zhuo | Navegación Autónoma en Jetracer Integrando LiDAR y Visión Artificial sobre Plataforma Jetson Nano | 2025 |
| Alfonso Amorós Cubells | Integración de Unidad Vectorial en un Procesador RISC-V | 2025 |
| Tobías Gatti Ceaglio | Análisis y Optimización en un Sistema de Conducción Autónomo para Jetracer Utilizando Redes Neuronales | 2025 |
| Alejandro Ripoll Acosta | Sistema Basado en Redes Neuronales para la Detección, Clasificación y Seguimiento de Elementos de Interés Estratégico en Tiempo Real | 2025 |
| Daniel Chinesta Núñez | Desarrollo de una Unidad de Cálculo Vectorial para el Procesador RISC-V | 2024 |
| Ferran Mas Faus | Desarrollo de Soporte de Cálculo para Unidad Vectorial de RISC-V | 2024 |
| Xavier Salvá Grimalt | Integración de una Unidad de Coma Flotante en Procesador RISC-V | 2023 |
| Jaume Murgui Gómez | Soporte de Instrucciones SIMD para Redes Neuronales | 2022 |
| Raúl Ferrando Pla | Desarrollo de Soporte de Procesos de Inferencia en FPGAs con High Level Synthesis | 2021 |
| Miguel Ángel de Moya Jiménez | Soporte de Comunicación Eficiente en Plataforma de Entrenamiento Distribuido de Redes Neuronales | 2021 |
| Pere Díaz Bou | Desarrollo de Soporte de Redes Recurrentes en Plataforma de Entrenamiento | 2021 |
| Roberto Díaz-Cano Lozano | Desarrollo de Procesos de Entrenamiento e Inferencia con Aritmética en Coma Flotante de 16 bits sobre la Plataforma Jetson Xavier | 2021 |
| Brian Miguel McMullen García | Desarrollo de la Convolución Depthwise Separable en Plataforma de Redes Neuronales | 2021 |
| Eugenio Bernabé Stabile | Optimización de Cálculo con OpenCL para Sistemas de Entrenamiento de Redes Neuronales | 2020 |
| Pablo Andreu Cerezo | Diseño y Verificación de un Array Sistólico de Multiplicación | 2020 |
| Marc Gavilán Gil | Optimización del Cálculo en el Modelado de Estructuras en Puentes Ferroviarios y Entrenamiento de Redes Neuronales con GPUs y OpenCL | 2020 |
| Laura Medina Chaveli | Optimización del Cálculo en el Modelado de Estructuras en Puentes Ferroviarios y Entrenamiento de Redes Neuronales con GPUs y CUDA | 2020 |
| Francisco Guaita Masiá | Desarrollo de un Procesador de Altas Prestaciones para una Arquitectura Multinúcleo en FPGAs #1 | 2015 |
| Mark Antony Holland | Desarrollo de un Procesador de Altas Prestaciones para una Arquitectura Multinúcleo en FPGAs #4 | 2015 |
| Raúl Lozano Torres | Desarrollo de un Procesador de Altas Prestaciones para una Arquitectura Multinúcleo en FPGAs #3 | 2015 |
| Tomás Picornell Sanjuan | Desarrollo de un Procesador de Altas Prestaciones para una Arquitectura Multinúcleo en FPGAs #2 | 2015 |
| José Manuel Rocher González | Diseño e Implementación del Sistema de Excepciones en un Procesador para un Sistema Multicore en FPGAs | 2014 |
| Mario David Cariñana Abasolo | Diseño e Implementación de las Instrucciones Multimedia en un Procesador para un Sistema Multicore en FPGAs | 2014 |
| Jorge García Aguilar | Desarrollo de Interfaz Gráfica para el Control de un Sistema Multinúcleo en FPGA | 2014 |
| Miguel Gorgues Alonso | Modelado y Evaluación de Redes Ópticas en Chip en Plataforma de Simulación | 2013 |
| Daniel Hofman | Optimization of Transcoding on Multi-Core Processors | 2013 |
| Jordi Joan Sabaté Alsina | Evaluación de Redes de Interconexión de Clusters de Ordenadores | 2005 |
| Eduardo Gallego Mora | Inventario Hardware de una Empresa de Alimentación | 2004 |
| Francisco Gilabert Villamón | Configuración de un Cluster | 2004 |
| Ignacio Brodin Trujillano | Herramienta de Administración de un Cluster | 2004 |
| José Andrés Sanchís Estruch | Evaluación de Prestaciones de Protocolos de Comunicación sobre Red Myrinet | 2002 |
| Igor Castang | Implementation of the In-Transit Buffer Mechanism on the Myrinet Network | 2001 |
| Raúl Jiménez Martínez | Desarrollo de una Versión de Software de Red Myrinet con Encaminamiento Fuente de Ruta Mínima | 2000 |
Long-term collaborators who have contributed significantly to joint research: