STM32L486xx HAL User Manual
Modules
BUS
STM32L4xx_LL_Driver

Modules

 BUS Exported Constants
 BUS Exported Functions

Reference Manual to LL API cross reference

The following table provide a mapping between the registers and bits, as they appears inside product reference manual, and the functions provided by the Low Layer interface.

This table gives the correspondance for BUS registers.

Register Bit Function
AHB1ENR CRCEN LL_AHB1_GRP1_DisableClock
LL_AHB1_GRP1_EnableClock
LL_AHB1_GRP1_IsEnabledClock
DMA1EN LL_AHB1_GRP1_DisableClock
LL_AHB1_GRP1_EnableClock
LL_AHB1_GRP1_IsEnabledClock
DMA2DEN LL_AHB1_GRP1_DisableClock
LL_AHB1_GRP1_EnableClock
LL_AHB1_GRP1_IsEnabledClock
DMA2EN LL_AHB1_GRP1_DisableClock
LL_AHB1_GRP1_EnableClock
LL_AHB1_GRP1_IsEnabledClock
DMAMUX1EN LL_AHB1_GRP1_DisableClock
LL_AHB1_GRP1_EnableClock
LL_AHB1_GRP1_IsEnabledClock
FLASHEN LL_AHB1_GRP1_DisableClock
LL_AHB1_GRP1_EnableClock
LL_AHB1_GRP1_IsEnabledClock
GFXMMUEN LL_AHB1_GRP1_DisableClock
LL_AHB1_GRP1_EnableClock
LL_AHB1_GRP1_IsEnabledClock
TSCEN LL_AHB1_GRP1_DisableClock
LL_AHB1_GRP1_EnableClock
LL_AHB1_GRP1_IsEnabledClock
AHB1RSTR CRCRST LL_AHB1_GRP1_ForceReset
LL_AHB1_GRP1_ReleaseReset
DMA1RST LL_AHB1_GRP1_ForceReset
LL_AHB1_GRP1_ReleaseReset
DMA2DRST LL_AHB1_GRP1_ForceReset
LL_AHB1_GRP1_ReleaseReset
DMA2RST LL_AHB1_GRP1_ForceReset
LL_AHB1_GRP1_ReleaseReset
DMAMUX1RST LL_AHB1_GRP1_ForceReset
LL_AHB1_GRP1_ReleaseReset
FLASHRST LL_AHB1_GRP1_ForceReset
LL_AHB1_GRP1_ReleaseReset
GFXMMURST LL_AHB1_GRP1_ForceReset
LL_AHB1_GRP1_ReleaseReset
TSCRST LL_AHB1_GRP1_ForceReset
LL_AHB1_GRP1_ReleaseReset
AHB1SMENR CRCSMEN LL_AHB1_GRP1_DisableClockStopSleep
LL_AHB1_GRP1_EnableClockStopSleep
DMA1SMEN LL_AHB1_GRP1_DisableClockStopSleep
LL_AHB1_GRP1_EnableClockStopSleep
DMA2DSMEN LL_AHB1_GRP1_DisableClockStopSleep
LL_AHB1_GRP1_EnableClockStopSleep
DMA2SMEN LL_AHB1_GRP1_DisableClockStopSleep
LL_AHB1_GRP1_EnableClockStopSleep
DMAMUX1SMEN LL_AHB1_GRP1_DisableClockStopSleep
LL_AHB1_GRP1_EnableClockStopSleep
FLASHSMEN LL_AHB1_GRP1_DisableClockStopSleep
LL_AHB1_GRP1_EnableClockStopSleep
GFXMMUSMEN LL_AHB1_GRP1_DisableClockStopSleep
LL_AHB1_GRP1_EnableClockStopSleep
SRAM1SMEN LL_AHB1_GRP1_DisableClockStopSleep
LL_AHB1_GRP1_EnableClockStopSleep
TSCSMEN LL_AHB1_GRP1_DisableClockStopSleep
LL_AHB1_GRP1_EnableClockStopSleep
AHB2ENR ADCEN LL_AHB2_GRP1_DisableClock
LL_AHB2_GRP1_EnableClock
LL_AHB2_GRP1_IsEnabledClock
AESEN LL_AHB2_GRP1_DisableClock
LL_AHB2_GRP1_EnableClock
LL_AHB2_GRP1_IsEnabledClock
DCMIEN LL_AHB2_GRP1_DisableClock
LL_AHB2_GRP1_EnableClock
LL_AHB2_GRP1_IsEnabledClock
GPIOAEN LL_AHB2_GRP1_DisableClock
LL_AHB2_GRP1_EnableClock
LL_AHB2_GRP1_IsEnabledClock
GPIOBEN LL_AHB2_GRP1_DisableClock
LL_AHB2_GRP1_EnableClock
LL_AHB2_GRP1_IsEnabledClock
GPIOCEN LL_AHB2_GRP1_DisableClock
LL_AHB2_GRP1_EnableClock
LL_AHB2_GRP1_IsEnabledClock
GPIODEN LL_AHB2_GRP1_DisableClock
LL_AHB2_GRP1_EnableClock
LL_AHB2_GRP1_IsEnabledClock
GPIOEEN LL_AHB2_GRP1_DisableClock
LL_AHB2_GRP1_EnableClock
LL_AHB2_GRP1_IsEnabledClock
GPIOFEN LL_AHB2_GRP1_DisableClock
LL_AHB2_GRP1_EnableClock
LL_AHB2_GRP1_IsEnabledClock
GPIOGEN LL_AHB2_GRP1_DisableClock
LL_AHB2_GRP1_EnableClock
LL_AHB2_GRP1_IsEnabledClock
GPIOHEN LL_AHB2_GRP1_DisableClock
LL_AHB2_GRP1_EnableClock
LL_AHB2_GRP1_IsEnabledClock
GPIOIEN LL_AHB2_GRP1_DisableClock
LL_AHB2_GRP1_EnableClock
LL_AHB2_GRP1_IsEnabledClock
HASHEN LL_AHB2_GRP1_DisableClock
LL_AHB2_GRP1_EnableClock
LL_AHB2_GRP1_IsEnabledClock
OSPIMEN LL_AHB2_GRP1_DisableClock
LL_AHB2_GRP1_EnableClock
LL_AHB2_GRP1_IsEnabledClock
OTGFSEN LL_AHB2_GRP1_DisableClock
LL_AHB2_GRP1_EnableClock
LL_AHB2_GRP1_IsEnabledClock
RNGEN LL_AHB2_GRP1_DisableClock
LL_AHB2_GRP1_EnableClock
LL_AHB2_GRP1_IsEnabledClock
SDMMC1EN LL_AHB2_GRP1_DisableClock
LL_AHB2_GRP1_EnableClock
LL_AHB2_GRP1_IsEnabledClock
AHB2RSTR ADCRST LL_AHB2_GRP1_ForceReset
LL_AHB2_GRP1_ReleaseReset
AESRST LL_AHB2_GRP1_ForceReset
LL_AHB2_GRP1_ReleaseReset
DCMIRST LL_AHB2_GRP1_ForceReset
LL_AHB2_GRP1_ReleaseReset
GPIOARST LL_AHB2_GRP1_ForceReset
LL_AHB2_GRP1_ReleaseReset
GPIOBRST LL_AHB2_GRP1_ForceReset
LL_AHB2_GRP1_ReleaseReset
GPIOCRST LL_AHB2_GRP1_ForceReset
LL_AHB2_GRP1_ReleaseReset
GPIODRST LL_AHB2_GRP1_ForceReset
LL_AHB2_GRP1_ReleaseReset
GPIOERST LL_AHB2_GRP1_ForceReset
LL_AHB2_GRP1_ReleaseReset
GPIOFRST LL_AHB2_GRP1_ForceReset
LL_AHB2_GRP1_ReleaseReset
GPIOGRST LL_AHB2_GRP1_ForceReset
LL_AHB2_GRP1_ReleaseReset
GPIOHRST LL_AHB2_GRP1_ForceReset
LL_AHB2_GRP1_ReleaseReset
GPIOIRST LL_AHB2_GRP1_ForceReset
LL_AHB2_GRP1_ReleaseReset
HASHRST LL_AHB2_GRP1_ForceReset
LL_AHB2_GRP1_ReleaseReset
OSPIMRST LL_AHB2_GRP1_ForceReset
LL_AHB2_GRP1_ReleaseReset
OTGFSRST LL_AHB2_GRP1_ForceReset
LL_AHB2_GRP1_ReleaseReset
RNGRST LL_AHB2_GRP1_ForceReset
LL_AHB2_GRP1_ReleaseReset
SDMMC1RST LL_AHB2_GRP1_ForceReset
LL_AHB2_GRP1_ReleaseReset
AHB2SMENR ADCSMEN LL_AHB2_GRP1_DisableClockStopSleep
LL_AHB2_GRP1_EnableClockStopSleep
AESSMEN LL_AHB2_GRP1_DisableClockStopSleep
LL_AHB2_GRP1_EnableClockStopSleep
DCMISMEN LL_AHB2_GRP1_DisableClockStopSleep
LL_AHB2_GRP1_EnableClockStopSleep
GPIOASMEN LL_AHB2_GRP1_DisableClockStopSleep
LL_AHB2_GRP1_EnableClockStopSleep
GPIOBSMEN LL_AHB2_GRP1_DisableClockStopSleep
LL_AHB2_GRP1_EnableClockStopSleep
GPIOCSMEN LL_AHB2_GRP1_DisableClockStopSleep
LL_AHB2_GRP1_EnableClockStopSleep
GPIODSMEN LL_AHB2_GRP1_DisableClockStopSleep
LL_AHB2_GRP1_EnableClockStopSleep
GPIOESMEN LL_AHB2_GRP1_DisableClockStopSleep
LL_AHB2_GRP1_EnableClockStopSleep
GPIOFSMEN LL_AHB2_GRP1_DisableClockStopSleep
LL_AHB2_GRP1_EnableClockStopSleep
GPIOGSMEN LL_AHB2_GRP1_DisableClockStopSleep
LL_AHB2_GRP1_EnableClockStopSleep
GPIOHSMEN LL_AHB2_GRP1_DisableClockStopSleep
LL_AHB2_GRP1_EnableClockStopSleep
GPIOISMEN LL_AHB2_GRP1_DisableClockStopSleep
LL_AHB2_GRP1_EnableClockStopSleep
HASHSMEN LL_AHB2_GRP1_DisableClockStopSleep
LL_AHB2_GRP1_EnableClockStopSleep
OSPIMSMEN LL_AHB2_GRP1_DisableClockStopSleep
LL_AHB2_GRP1_EnableClockStopSleep
OTGFSSMEN LL_AHB2_GRP1_DisableClockStopSleep
LL_AHB2_GRP1_EnableClockStopSleep
RNGSMEN LL_AHB2_GRP1_DisableClockStopSleep
LL_AHB2_GRP1_EnableClockStopSleep
SDMMC1SMEN LL_AHB2_GRP1_DisableClockStopSleep
LL_AHB2_GRP1_EnableClockStopSleep
SRAM2SMEN LL_AHB2_GRP1_DisableClockStopSleep
LL_AHB2_GRP1_EnableClockStopSleep
SRAM3SMEN LL_AHB2_GRP1_DisableClockStopSleep
LL_AHB2_GRP1_EnableClockStopSleep
AHB3ENR FMCEN LL_AHB3_GRP1_DisableClock
LL_AHB3_GRP1_EnableClock
LL_AHB3_GRP1_IsEnabledClock
OSPI1EN LL_AHB3_GRP1_DisableClock
LL_AHB3_GRP1_EnableClock
LL_AHB3_GRP1_IsEnabledClock
OSPI2EN LL_AHB3_GRP1_DisableClock
LL_AHB3_GRP1_EnableClock
LL_AHB3_GRP1_IsEnabledClock
QSPIEN LL_AHB3_GRP1_DisableClock
LL_AHB3_GRP1_EnableClock
LL_AHB3_GRP1_IsEnabledClock
AHB3RSTR FMCRST LL_AHB3_GRP1_ForceReset
LL_AHB3_GRP1_ReleaseReset
OSPI1RST LL_AHB3_GRP1_ForceReset
LL_AHB3_GRP1_ReleaseReset
OSPI2RST LL_AHB3_GRP1_ForceReset
LL_AHB3_GRP1_ReleaseReset
QSPIRST LL_AHB3_GRP1_ForceReset
LL_AHB3_GRP1_ReleaseReset
AHB3SMENR FMCSMEN LL_AHB3_GRP1_DisableClockStopSleep
LL_AHB3_GRP1_EnableClockStopSleep
OSPI1SMEN LL_AHB3_GRP1_DisableClockStopSleep
LL_AHB3_GRP1_EnableClockStopSleep
OSPI2SMEN LL_AHB3_GRP1_DisableClockStopSleep
LL_AHB3_GRP1_EnableClockStopSleep
QSPISMEN LL_AHB3_GRP1_DisableClockStopSleep
LL_AHB3_GRP1_EnableClockStopSleep
APB1ENR1 CAN1EN LL_APB1_GRP1_DisableClock
LL_APB1_GRP1_EnableClock
LL_APB1_GRP1_IsEnabledClock
CAN2EN LL_APB1_GRP1_DisableClock
LL_APB1_GRP1_EnableClock
LL_APB1_GRP1_IsEnabledClock
CRSEN LL_APB1_GRP1_DisableClock
LL_APB1_GRP1_EnableClock
LL_APB1_GRP1_IsEnabledClock
DAC1EN LL_APB1_GRP1_DisableClock
LL_APB1_GRP1_EnableClock
LL_APB1_GRP1_IsEnabledClock
I2C1EN LL_APB1_GRP1_DisableClock
LL_APB1_GRP1_EnableClock
LL_APB1_GRP1_IsEnabledClock
I2C2EN LL_APB1_GRP1_DisableClock
LL_APB1_GRP1_EnableClock
LL_APB1_GRP1_IsEnabledClock
I2C3EN LL_APB1_GRP1_DisableClock
LL_APB1_GRP1_EnableClock
LL_APB1_GRP1_IsEnabledClock
LCDEN LL_APB1_GRP1_DisableClock
LL_APB1_GRP1_EnableClock
LL_APB1_GRP1_IsEnabledClock
LPTIM1EN LL_APB1_GRP1_DisableClock
LL_APB1_GRP1_EnableClock
LL_APB1_GRP1_IsEnabledClock
OPAMPEN LL_APB1_GRP1_DisableClock
LL_APB1_GRP1_EnableClock
LL_APB1_GRP1_IsEnabledClock
PWREN LL_APB1_GRP1_DisableClock
LL_APB1_GRP1_EnableClock
LL_APB1_GRP1_IsEnabledClock
RTCAPBEN LL_APB1_GRP1_DisableClock
LL_APB1_GRP1_EnableClock
LL_APB1_GRP1_IsEnabledClock
SPI2EN LL_APB1_GRP1_DisableClock
LL_APB1_GRP1_EnableClock
LL_APB1_GRP1_IsEnabledClock
SPI3EN LL_APB1_GRP1_DisableClock
LL_APB1_GRP1_EnableClock
LL_APB1_GRP1_IsEnabledClock
TIM2EN LL_APB1_GRP1_DisableClock
LL_APB1_GRP1_EnableClock
LL_APB1_GRP1_IsEnabledClock
TIM3EN LL_APB1_GRP1_DisableClock
LL_APB1_GRP1_EnableClock
LL_APB1_GRP1_IsEnabledClock
TIM4EN LL_APB1_GRP1_DisableClock
LL_APB1_GRP1_EnableClock
LL_APB1_GRP1_IsEnabledClock
TIM5EN LL_APB1_GRP1_DisableClock
LL_APB1_GRP1_EnableClock
LL_APB1_GRP1_IsEnabledClock
TIM6EN LL_APB1_GRP1_DisableClock
LL_APB1_GRP1_EnableClock
LL_APB1_GRP1_IsEnabledClock
TIM7EN LL_APB1_GRP1_DisableClock
LL_APB1_GRP1_EnableClock
LL_APB1_GRP1_IsEnabledClock
UART4EN LL_APB1_GRP1_DisableClock
LL_APB1_GRP1_EnableClock
LL_APB1_GRP1_IsEnabledClock
UART5EN LL_APB1_GRP1_DisableClock
LL_APB1_GRP1_EnableClock
LL_APB1_GRP1_IsEnabledClock
USART2EN LL_APB1_GRP1_DisableClock
LL_APB1_GRP1_EnableClock
LL_APB1_GRP1_IsEnabledClock
USART3EN LL_APB1_GRP1_DisableClock
LL_APB1_GRP1_EnableClock
LL_APB1_GRP1_IsEnabledClock
USBFSEN LL_APB1_GRP1_DisableClock
LL_APB1_GRP1_EnableClock
LL_APB1_GRP1_IsEnabledClock
WWDGEN LL_APB1_GRP1_DisableClock
LL_APB1_GRP1_EnableClock
LL_APB1_GRP1_IsEnabledClock
APB1ENR2 I2C4EN LL_APB1_GRP2_DisableClock
LL_APB1_GRP2_EnableClock
LL_APB1_GRP2_IsEnabledClock
LPTIM2EN LL_APB1_GRP2_DisableClock
LL_APB1_GRP2_EnableClock
LL_APB1_GRP2_IsEnabledClock
LPUART1EN LL_APB1_GRP2_DisableClock
LL_APB1_GRP2_EnableClock
LL_APB1_GRP2_IsEnabledClock
SWPMI1EN LL_APB1_GRP2_DisableClock
LL_APB1_GRP2_EnableClock
LL_APB1_GRP2_IsEnabledClock
APB1RSTR1 CAN1RST LL_APB1_GRP1_ForceReset
LL_APB1_GRP1_ReleaseReset
CAN2RST LL_APB1_GRP1_ForceReset
LL_APB1_GRP1_ReleaseReset
CRSRST LL_APB1_GRP1_ForceReset
LL_APB1_GRP1_ReleaseReset
DAC1RST LL_APB1_GRP1_ForceReset
LL_APB1_GRP1_ReleaseReset
I2C1RST LL_APB1_GRP1_ForceReset
LL_APB1_GRP1_ReleaseReset
I2C2RST LL_APB1_GRP1_ForceReset
LL_APB1_GRP1_ReleaseReset
I2C3RST LL_APB1_GRP1_ForceReset
LL_APB1_GRP1_ReleaseReset
LCDRST LL_APB1_GRP1_ForceReset
LL_APB1_GRP1_ReleaseReset
LPTIM1RST LL_APB1_GRP1_ForceReset
LL_APB1_GRP1_ReleaseReset
OPAMPRST LL_APB1_GRP1_ForceReset
LL_APB1_GRP1_ReleaseReset
PWRRST LL_APB1_GRP1_ForceReset
LL_APB1_GRP1_ReleaseReset
SPI2RST LL_APB1_GRP1_ForceReset
LL_APB1_GRP1_ReleaseReset
SPI3RST LL_APB1_GRP1_ForceReset
LL_APB1_GRP1_ReleaseReset
TIM2RST LL_APB1_GRP1_ForceReset
LL_APB1_GRP1_ReleaseReset
TIM3RST LL_APB1_GRP1_ForceReset
LL_APB1_GRP1_ReleaseReset
TIM4RST LL_APB1_GRP1_ForceReset
LL_APB1_GRP1_ReleaseReset
TIM5RST LL_APB1_GRP1_ForceReset
LL_APB1_GRP1_ReleaseReset
TIM6RST LL_APB1_GRP1_ForceReset
LL_APB1_GRP1_ReleaseReset
TIM7RST LL_APB1_GRP1_ForceReset
LL_APB1_GRP1_ReleaseReset
UART4RST LL_APB1_GRP1_ForceReset
LL_APB1_GRP1_ReleaseReset
UART5RST LL_APB1_GRP1_ForceReset
LL_APB1_GRP1_ReleaseReset
USART2RST LL_APB1_GRP1_ForceReset
LL_APB1_GRP1_ReleaseReset
USART3RST LL_APB1_GRP1_ForceReset
LL_APB1_GRP1_ReleaseReset
USBFSRST LL_APB1_GRP1_ForceReset
LL_APB1_GRP1_ReleaseReset
APB1RSTR2 I2C4RST LL_APB1_GRP2_ForceReset
LL_APB1_GRP2_ReleaseReset
LPTIM2RST LL_APB1_GRP2_ForceReset
LL_APB1_GRP2_ReleaseReset
LPUART1RST LL_APB1_GRP2_ForceReset
LL_APB1_GRP2_ReleaseReset
SWPMI1RST LL_APB1_GRP2_ForceReset
LL_APB1_GRP2_ReleaseReset
APB1SMENR1 CAN1SMEN LL_APB1_GRP1_DisableClockStopSleep
LL_APB1_GRP1_EnableClockStopSleep
CAN2SMEN LL_APB1_GRP1_DisableClockStopSleep
LL_APB1_GRP1_EnableClockStopSleep
CRSSMEN LL_APB1_GRP1_DisableClockStopSleep
LL_APB1_GRP1_EnableClockStopSleep
DAC1SMEN LL_APB1_GRP1_DisableClockStopSleep
LL_APB1_GRP1_EnableClockStopSleep
I2C1SMEN LL_APB1_GRP1_DisableClockStopSleep
LL_APB1_GRP1_EnableClockStopSleep
I2C2SMEN LL_APB1_GRP1_DisableClockStopSleep
LL_APB1_GRP1_EnableClockStopSleep
I2C3SMEN LL_APB1_GRP1_DisableClockStopSleep
LL_APB1_GRP1_EnableClockStopSleep
LCDSMEN LL_APB1_GRP1_DisableClockStopSleep
LL_APB1_GRP1_EnableClockStopSleep
LPTIM1SMEN LL_APB1_GRP1_DisableClockStopSleep
LL_APB1_GRP1_EnableClockStopSleep
OPAMPSMEN LL_APB1_GRP1_DisableClockStopSleep
LL_APB1_GRP1_EnableClockStopSleep
PWRSMEN LL_APB1_GRP1_DisableClockStopSleep
LL_APB1_GRP1_EnableClockStopSleep
RTCAPBSMEN LL_APB1_GRP1_DisableClockStopSleep
LL_APB1_GRP1_EnableClockStopSleep
SPI2SMEN LL_APB1_GRP1_DisableClockStopSleep
LL_APB1_GRP1_EnableClockStopSleep
SPI3SMEN LL_APB1_GRP1_DisableClockStopSleep
LL_APB1_GRP1_EnableClockStopSleep
TIM2SMEN LL_APB1_GRP1_DisableClockStopSleep
LL_APB1_GRP1_EnableClockStopSleep
TIM3SMEN LL_APB1_GRP1_DisableClockStopSleep
LL_APB1_GRP1_EnableClockStopSleep
TIM4SMEN LL_APB1_GRP1_DisableClockStopSleep
LL_APB1_GRP1_EnableClockStopSleep
TIM5SMEN LL_APB1_GRP1_DisableClockStopSleep
LL_APB1_GRP1_EnableClockStopSleep
TIM6SMEN LL_APB1_GRP1_DisableClockStopSleep
LL_APB1_GRP1_EnableClockStopSleep
TIM7SMEN LL_APB1_GRP1_DisableClockStopSleep
LL_APB1_GRP1_EnableClockStopSleep
UART4SMEN LL_APB1_GRP1_DisableClockStopSleep
LL_APB1_GRP1_EnableClockStopSleep
UART5SMEN LL_APB1_GRP1_DisableClockStopSleep
LL_APB1_GRP1_EnableClockStopSleep
USART2SMEN LL_APB1_GRP1_DisableClockStopSleep
LL_APB1_GRP1_EnableClockStopSleep
USART3SMEN LL_APB1_GRP1_DisableClockStopSleep
LL_APB1_GRP1_EnableClockStopSleep
USBFSSMEN LL_APB1_GRP1_DisableClockStopSleep
LL_APB1_GRP1_EnableClockStopSleep
WWDGSMEN LL_APB1_GRP1_DisableClockStopSleep
LL_APB1_GRP1_EnableClockStopSleep
APB1SMENR2 I2C4SMEN LL_APB1_GRP2_DisableClockStopSleep
LL_APB1_GRP2_EnableClockStopSleep
LPTIM2SMEN LL_APB1_GRP2_DisableClockStopSleep
LL_APB1_GRP2_EnableClockStopSleep
LPUART1SMEN LL_APB1_GRP2_DisableClockStopSleep
LL_APB1_GRP2_EnableClockStopSleep
SWPMI1SMEN LL_APB1_GRP2_DisableClockStopSleep
LL_APB1_GRP2_EnableClockStopSleep
APB2ENR DFSDM1EN LL_APB2_GRP1_DisableClock
LL_APB2_GRP1_EnableClock
LL_APB2_GRP1_IsEnabledClock
DSIEN LL_APB2_GRP1_DisableClock
LL_APB2_GRP1_EnableClock
LL_APB2_GRP1_IsEnabledClock
FWEN LL_APB2_GRP1_EnableClock
LL_APB2_GRP1_IsEnabledClock
LTDCEN LL_APB2_GRP1_DisableClock
LL_APB2_GRP1_EnableClock
LL_APB2_GRP1_IsEnabledClock
SAI1EN LL_APB2_GRP1_DisableClock
LL_APB2_GRP1_EnableClock
LL_APB2_GRP1_IsEnabledClock
SAI2EN LL_APB2_GRP1_DisableClock
LL_APB2_GRP1_EnableClock
LL_APB2_GRP1_IsEnabledClock
SDMMC1EN LL_APB2_GRP1_DisableClock
LL_APB2_GRP1_EnableClock
LL_APB2_GRP1_IsEnabledClock
SPI1EN LL_APB2_GRP1_DisableClock
LL_APB2_GRP1_EnableClock
LL_APB2_GRP1_IsEnabledClock
SYSCFGEN LL_APB2_GRP1_DisableClock
LL_APB2_GRP1_EnableClock
LL_APB2_GRP1_IsEnabledClock
TIM15EN LL_APB2_GRP1_DisableClock
LL_APB2_GRP1_EnableClock
LL_APB2_GRP1_IsEnabledClock
TIM16EN LL_APB2_GRP1_DisableClock
LL_APB2_GRP1_EnableClock
LL_APB2_GRP1_IsEnabledClock
TIM17EN LL_APB2_GRP1_DisableClock
LL_APB2_GRP1_EnableClock
LL_APB2_GRP1_IsEnabledClock
TIM1EN LL_APB2_GRP1_DisableClock
LL_APB2_GRP1_EnableClock
LL_APB2_GRP1_IsEnabledClock
TIM8EN LL_APB2_GRP1_DisableClock
LL_APB2_GRP1_EnableClock
LL_APB2_GRP1_IsEnabledClock
USART1EN LL_APB2_GRP1_DisableClock
LL_APB2_GRP1_EnableClock
LL_APB2_GRP1_IsEnabledClock
APB2RSTR DFSDM1RST LL_APB2_GRP1_ForceReset
LL_APB2_GRP1_ReleaseReset
DSIRST LL_APB2_GRP1_ForceReset
LL_APB2_GRP1_ReleaseReset
LTDCRST LL_APB2_GRP1_ForceReset
LL_APB2_GRP1_ReleaseReset
SAI1RST LL_APB2_GRP1_ForceReset
LL_APB2_GRP1_ReleaseReset
SAI2RST LL_APB2_GRP1_ForceReset
LL_APB2_GRP1_ReleaseReset
SDMMC1RST LL_APB2_GRP1_ForceReset
LL_APB2_GRP1_ReleaseReset
SPI1RST LL_APB2_GRP1_ForceReset
LL_APB2_GRP1_ReleaseReset
SYSCFGRST LL_APB2_GRP1_ForceReset
LL_APB2_GRP1_ReleaseReset
TIM15RST LL_APB2_GRP1_ForceReset
LL_APB2_GRP1_ReleaseReset
TIM16RST LL_APB2_GRP1_ForceReset
LL_APB2_GRP1_ReleaseReset
TIM17RST LL_APB2_GRP1_ForceReset
LL_APB2_GRP1_ReleaseReset
TIM1RST LL_APB2_GRP1_ForceReset
LL_APB2_GRP1_ReleaseReset
TIM8RST LL_APB2_GRP1_ForceReset
LL_APB2_GRP1_ReleaseReset
USART1RST LL_APB2_GRP1_ForceReset
LL_APB2_GRP1_ReleaseReset
APB2SMENR DFSDM1SMEN LL_APB2_GRP1_DisableClockStopSleep
LL_APB2_GRP1_EnableClockStopSleep
DSISMEN LL_APB2_GRP1_DisableClockStopSleep
LL_APB2_GRP1_EnableClockStopSleep
LTDCSMEN LL_APB2_GRP1_DisableClockStopSleep
LL_APB2_GRP1_EnableClockStopSleep
SAI1SMEN LL_APB2_GRP1_DisableClockStopSleep
LL_APB2_GRP1_EnableClockStopSleep
SAI2SMEN LL_APB2_GRP1_DisableClockStopSleep
LL_APB2_GRP1_EnableClockStopSleep
SDMMC1SMEN LL_APB2_GRP1_DisableClockStopSleep
LL_APB2_GRP1_EnableClockStopSleep
SPI1SMEN LL_APB2_GRP1_DisableClockStopSleep
LL_APB2_GRP1_EnableClockStopSleep
SYSCFGSMEN LL_APB2_GRP1_DisableClockStopSleep
LL_APB2_GRP1_EnableClockStopSleep
TIM15SMEN LL_APB2_GRP1_DisableClockStopSleep
LL_APB2_GRP1_EnableClockStopSleep
TIM16SMEN LL_APB2_GRP1_DisableClockStopSleep
LL_APB2_GRP1_EnableClockStopSleep
TIM17SMEN LL_APB2_GRP1_DisableClockStopSleep
LL_APB2_GRP1_EnableClockStopSleep
TIM1SMEN LL_APB2_GRP1_DisableClockStopSleep
LL_APB2_GRP1_EnableClockStopSleep
TIM8SMEN LL_APB2_GRP1_DisableClockStopSleep
LL_APB2_GRP1_EnableClockStopSleep
USART1SMEN LL_APB2_GRP1_DisableClockStopSleep
LL_APB2_GRP1_EnableClockStopSleep