STM32L486xx HAL User Manual
Modules
TIM
STM32L4xx_LL_Driver

Modules

 TIM Private Functions
 

Private functions.


 TIM Private Variables
 TIM Private Constants
 TIM Private Macros
 TIM Exported Init structure
 TIM Exported Constants
 TIM Exported Macros
 TIM Exported Functions

Reference Manual to LL API cross reference

The following table provide a mapping between the registers and bits, as they appears inside product reference manual, and the functions provided by the Low Layer interface.

This table gives the correspondance for TIM registers.

Register Bit Function
ARR ARR LL_TIM_GetAutoReload
LL_TIM_SetAutoReload
BDTR AOE LL_TIM_DisableAutomaticOutput
LL_TIM_EnableAutomaticOutput
LL_TIM_IsEnabledAutomaticOutput
BK2E LL_TIM_DisableBRK2
LL_TIM_EnableBRK2
BK2F LL_TIM_ConfigBRK2
BK2P LL_TIM_ConfigBRK2
BKE LL_TIM_DisableBRK
LL_TIM_EnableBRK
BKF LL_TIM_ConfigBRK
BKP LL_TIM_ConfigBRK
DTG LL_TIM_OC_SetDeadTime
LOCK LL_TIM_CC_SetLockLevel
MOE LL_TIM_DisableAllOutputs
LL_TIM_EnableAllOutputs
LL_TIM_IsEnabledAllOutputs
OSSI LL_TIM_SetOffStates
OSSR LL_TIM_SetOffStates
CCER CC1E LL_TIM_CC_DisableChannel
LL_TIM_CC_EnableChannel
LL_TIM_CC_IsEnabledChannel
CC1NE LL_TIM_CC_DisableChannel
LL_TIM_CC_EnableChannel
LL_TIM_CC_IsEnabledChannel
CC1NP LL_TIM_IC_Config
LL_TIM_IC_GetPolarity
LL_TIM_IC_SetPolarity
LL_TIM_OC_GetPolarity
LL_TIM_OC_SetPolarity
CC1P LL_TIM_IC_Config
LL_TIM_IC_GetPolarity
LL_TIM_IC_SetPolarity
LL_TIM_OC_ConfigOutput
LL_TIM_OC_GetPolarity
LL_TIM_OC_SetPolarity
CC2E LL_TIM_CC_DisableChannel
LL_TIM_CC_EnableChannel
LL_TIM_CC_IsEnabledChannel
CC2NE LL_TIM_CC_DisableChannel
LL_TIM_CC_EnableChannel
LL_TIM_CC_IsEnabledChannel
CC2NP LL_TIM_IC_Config
LL_TIM_IC_GetPolarity
LL_TIM_IC_SetPolarity
LL_TIM_OC_GetPolarity
LL_TIM_OC_SetPolarity
CC2P LL_TIM_IC_Config
LL_TIM_IC_GetPolarity
LL_TIM_IC_SetPolarity
LL_TIM_OC_ConfigOutput
LL_TIM_OC_GetPolarity
LL_TIM_OC_SetPolarity
CC3E LL_TIM_CC_DisableChannel
LL_TIM_CC_EnableChannel
LL_TIM_CC_IsEnabledChannel
CC3NE LL_TIM_CC_DisableChannel
LL_TIM_CC_EnableChannel
LL_TIM_CC_IsEnabledChannel
CC3NP LL_TIM_IC_Config
LL_TIM_IC_GetPolarity
LL_TIM_IC_SetPolarity
LL_TIM_OC_GetPolarity
LL_TIM_OC_SetPolarity
CC3P LL_TIM_IC_Config
LL_TIM_IC_GetPolarity
LL_TIM_IC_SetPolarity
LL_TIM_OC_ConfigOutput
LL_TIM_OC_GetPolarity
LL_TIM_OC_SetPolarity
CC4E LL_TIM_CC_DisableChannel
LL_TIM_CC_EnableChannel
LL_TIM_CC_IsEnabledChannel
CC4NP LL_TIM_IC_Config
LL_TIM_IC_GetPolarity
LL_TIM_IC_SetPolarity
CC4P LL_TIM_IC_Config
LL_TIM_IC_GetPolarity
LL_TIM_IC_SetPolarity
LL_TIM_OC_ConfigOutput
LL_TIM_OC_GetPolarity
LL_TIM_OC_SetPolarity
CC5E LL_TIM_CC_DisableChannel
LL_TIM_CC_EnableChannel
LL_TIM_CC_IsEnabledChannel
CC5P LL_TIM_OC_ConfigOutput
LL_TIM_OC_GetPolarity
LL_TIM_OC_SetPolarity
CC6E LL_TIM_CC_DisableChannel
LL_TIM_CC_EnableChannel
LL_TIM_CC_IsEnabledChannel
CC6P LL_TIM_OC_ConfigOutput
LL_TIM_OC_GetPolarity
LL_TIM_OC_SetPolarity
CCMR1 CC1S LL_TIM_IC_Config
LL_TIM_IC_GetActiveInput
LL_TIM_IC_SetActiveInput
LL_TIM_OC_ConfigOutput
CC2S LL_TIM_IC_Config
LL_TIM_IC_GetActiveInput
LL_TIM_IC_SetActiveInput
LL_TIM_OC_ConfigOutput
IC1F LL_TIM_IC_Config
LL_TIM_IC_GetFilter
LL_TIM_IC_SetFilter
IC1PSC LL_TIM_IC_Config
LL_TIM_IC_GetPrescaler
LL_TIM_IC_SetPrescaler
IC2F LL_TIM_IC_Config
LL_TIM_IC_GetFilter
LL_TIM_IC_SetFilter
IC2PSC LL_TIM_IC_Config
LL_TIM_IC_GetPrescaler
LL_TIM_IC_SetPrescaler
OC1CE LL_TIM_OC_DisableClear
LL_TIM_OC_EnableClear
LL_TIM_OC_IsEnabledClear
OC1FE LL_TIM_OC_DisableFast
LL_TIM_OC_EnableFast
LL_TIM_OC_IsEnabledFast
OC1M LL_TIM_OC_GetMode
LL_TIM_OC_SetMode
OC1PE LL_TIM_OC_DisablePreload
LL_TIM_OC_EnablePreload
LL_TIM_OC_IsEnabledPreload
OC2CE LL_TIM_OC_DisableClear
LL_TIM_OC_EnableClear
LL_TIM_OC_IsEnabledClear
OC2FE LL_TIM_OC_DisableFast
LL_TIM_OC_EnableFast
LL_TIM_OC_IsEnabledFast
OC2M LL_TIM_OC_GetMode
LL_TIM_OC_SetMode
OC2PE LL_TIM_OC_DisablePreload
LL_TIM_OC_EnablePreload
LL_TIM_OC_IsEnabledPreload
CCMR2 CC3S LL_TIM_IC_Config
LL_TIM_IC_GetActiveInput
LL_TIM_IC_SetActiveInput
LL_TIM_OC_ConfigOutput
CC4S LL_TIM_IC_Config
LL_TIM_IC_GetActiveInput
LL_TIM_IC_SetActiveInput
LL_TIM_OC_ConfigOutput
IC3F LL_TIM_IC_Config
LL_TIM_IC_GetFilter
LL_TIM_IC_SetFilter
IC3PSC LL_TIM_IC_Config
LL_TIM_IC_GetPrescaler
LL_TIM_IC_SetPrescaler
IC4F LL_TIM_IC_Config
LL_TIM_IC_GetFilter
LL_TIM_IC_SetFilter
IC4PSC LL_TIM_IC_Config
LL_TIM_IC_GetPrescaler
LL_TIM_IC_SetPrescaler
OC3CE LL_TIM_OC_DisableClear
LL_TIM_OC_EnableClear
LL_TIM_OC_IsEnabledClear
OC3FE LL_TIM_OC_DisableFast
LL_TIM_OC_EnableFast
LL_TIM_OC_IsEnabledFast
OC3M LL_TIM_OC_GetMode
LL_TIM_OC_SetMode
OC3PE LL_TIM_OC_DisablePreload
LL_TIM_OC_EnablePreload
LL_TIM_OC_IsEnabledPreload
OC4CE LL_TIM_OC_DisableClear
LL_TIM_OC_EnableClear
LL_TIM_OC_IsEnabledClear
OC4FE LL_TIM_OC_DisableFast
LL_TIM_OC_EnableFast
LL_TIM_OC_IsEnabledFast
OC4M LL_TIM_OC_GetMode
LL_TIM_OC_SetMode
OC4PE LL_TIM_OC_DisablePreload
LL_TIM_OC_EnablePreload
LL_TIM_OC_IsEnabledPreload
CCMR3 CC5S LL_TIM_OC_ConfigOutput
CC6S LL_TIM_OC_ConfigOutput
OC5CE LL_TIM_OC_DisableClear
LL_TIM_OC_EnableClear
LL_TIM_OC_IsEnabledClear
OC5FE LL_TIM_OC_DisableFast
LL_TIM_OC_EnableFast
LL_TIM_OC_IsEnabledFast
OC5M LL_TIM_OC_GetMode
LL_TIM_OC_SetMode
OC5PE LL_TIM_OC_DisablePreload
LL_TIM_OC_EnablePreload
LL_TIM_OC_IsEnabledPreload
OC6CE LL_TIM_OC_DisableClear
LL_TIM_OC_EnableClear
LL_TIM_OC_IsEnabledClear
OC6FE LL_TIM_OC_DisableFast
LL_TIM_OC_EnableFast
LL_TIM_OC_IsEnabledFast
OC6M LL_TIM_OC_GetMode
LL_TIM_OC_SetMode
OC6PE LL_TIM_OC_DisablePreload
LL_TIM_OC_EnablePreload
LL_TIM_OC_IsEnabledPreload
CCR1 CCR1 LL_TIM_IC_GetCaptureCH1
LL_TIM_OC_GetCompareCH1
LL_TIM_OC_SetCompareCH1
CCR2 CCR2 LL_TIM_IC_GetCaptureCH2
LL_TIM_OC_GetCompareCH2
LL_TIM_OC_SetCompareCH2
CCR3 CCR3 LL_TIM_IC_GetCaptureCH3
LL_TIM_OC_GetCompareCH3
LL_TIM_OC_SetCompareCH3
CCR4 CCR4 LL_TIM_IC_GetCaptureCH4
LL_TIM_OC_GetCompareCH4
LL_TIM_OC_SetCompareCH4
CCR5 CCR5 LL_TIM_OC_GetCompareCH5
LL_TIM_OC_SetCompareCH5
GC5C1 LL_TIM_SetCH5CombinedChannels
GC5C2 LL_TIM_SetCH5CombinedChannels
GC5C3 LL_TIM_SetCH5CombinedChannels
CCR6 CCR6 LL_TIM_OC_GetCompareCH6
LL_TIM_OC_SetCompareCH6
CNT CNT LL_TIM_GetCounter
LL_TIM_SetCounter
CR1 ARPE LL_TIM_DisableARRPreload
LL_TIM_EnableARRPreload
LL_TIM_IsEnabledARRPreload
CEN LL_TIM_DisableCounter
LL_TIM_EnableCounter
LL_TIM_IsEnabledCounter
CKD LL_TIM_GetClockDivision
LL_TIM_SetClockDivision
CMS LL_TIM_GetCounterMode
LL_TIM_SetCounterMode
DIR LL_TIM_GetCounterMode
LL_TIM_GetDirection
LL_TIM_SetCounterMode
OPM LL_TIM_GetOnePulseMode
LL_TIM_SetOnePulseMode
UDIS LL_TIM_DisableUpdateEvent
LL_TIM_EnableUpdateEvent
LL_TIM_IsEnabledUpdateEvent
UIFREMAP LL_TIM_DisableUIFRemap
LL_TIM_EnableUIFRemap
URS LL_TIM_GetUpdateSource
LL_TIM_SetUpdateSource
CR2 CCDS LL_TIM_CC_GetDMAReqTrigger
LL_TIM_CC_SetDMAReqTrigger
CCPC LL_TIM_CC_DisablePreload
LL_TIM_CC_EnablePreload
CCUS LL_TIM_CC_SetUpdate
MMS LL_TIM_SetTriggerOutput
MMS2 LL_TIM_SetTriggerOutput2
OIS1 LL_TIM_OC_ConfigOutput
LL_TIM_OC_GetIdleState
LL_TIM_OC_SetIdleState
OIS2 LL_TIM_OC_ConfigOutput
LL_TIM_OC_GetIdleState
LL_TIM_OC_SetIdleState
OIS2N LL_TIM_OC_GetIdleState
LL_TIM_OC_SetIdleState
OIS3 LL_TIM_OC_ConfigOutput
LL_TIM_OC_GetIdleState
LL_TIM_OC_SetIdleState
OIS3N LL_TIM_OC_GetIdleState
LL_TIM_OC_SetIdleState
OIS4 LL_TIM_OC_ConfigOutput
LL_TIM_OC_GetIdleState
LL_TIM_OC_SetIdleState
OIS5 LL_TIM_OC_ConfigOutput
LL_TIM_OC_GetIdleState
LL_TIM_OC_SetIdleState
OIS6 LL_TIM_OC_ConfigOutput
LL_TIM_OC_GetIdleState
LL_TIM_OC_SetIdleState
TI1S LL_TIM_IC_DisableXORCombination
LL_TIM_IC_EnableXORCombination
LL_TIM_IC_IsEnabledXORCombination
DCR DBA LL_TIM_ConfigDMABurst
DBL LL_TIM_ConfigDMABurst
DIER BIE LL_TIM_DisableIT_BRK
LL_TIM_EnableIT_BRK
LL_TIM_IsEnabledIT_BRK
CC1DE LL_TIM_DisableDMAReq_CC1
LL_TIM_EnableDMAReq_CC1
LL_TIM_IsEnabledDMAReq_CC1
CC1IE LL_TIM_DisableIT_CC1
LL_TIM_EnableIT_CC1
LL_TIM_IsEnabledIT_CC1
CC2DE LL_TIM_DisableDMAReq_CC2
LL_TIM_EnableDMAReq_CC2
LL_TIM_IsEnabledDMAReq_CC2
CC2IE LL_TIM_DisableIT_CC2
LL_TIM_EnableIT_CC2
LL_TIM_IsEnabledIT_CC2
CC3DE LL_TIM_DisableDMAReq_CC3
LL_TIM_EnableDMAReq_CC3
LL_TIM_IsEnabledDMAReq_CC3
CC3IE LL_TIM_DisableIT_CC3
LL_TIM_EnableIT_CC3
LL_TIM_IsEnabledIT_CC3
CC4DE LL_TIM_DisableDMAReq_CC4
LL_TIM_EnableDMAReq_CC4
LL_TIM_IsEnabledDMAReq_CC4
CC4IE LL_TIM_DisableIT_CC4
LL_TIM_EnableIT_CC4
LL_TIM_IsEnabledIT_CC4
COMDE LL_TIM_DisableDMAReq_COM
LL_TIM_EnableDMAReq_COM
LL_TIM_IsEnabledDMAReq_COM
COMIE LL_TIM_DisableIT_COM
LL_TIM_EnableIT_COM
LL_TIM_IsEnabledIT_COM
TDE LL_TIM_DisableDMAReq_TRIG
LL_TIM_EnableDMAReq_TRIG
LL_TIM_IsEnabledDMAReq_TRIG
TIE LL_TIM_DisableIT_TRIG
LL_TIM_EnableIT_TRIG
LL_TIM_IsEnabledIT_TRIG
UDE LL_TIM_DisableDMAReq_UPDATE
LL_TIM_EnableDMAReq_UPDATE
LL_TIM_IsEnabledDMAReq_UPDATE
UIE LL_TIM_DisableIT_UPDATE
LL_TIM_EnableIT_UPDATE
LL_TIM_IsEnabledIT_UPDATE
EGR B2G LL_TIM_GenerateEvent_BRK2
BG LL_TIM_GenerateEvent_BRK
CC1G LL_TIM_GenerateEvent_CC1
CC2G LL_TIM_GenerateEvent_CC2
CC3G LL_TIM_GenerateEvent_CC3
CC4G LL_TIM_GenerateEvent_CC4
COMG LL_TIM_GenerateEvent_COM
TG LL_TIM_GenerateEvent_TRIG
UG LL_TIM_GenerateEvent_UPDATE
OR2 BKCMP1E LL_TIM_DisableBreakInputSource
LL_TIM_EnableBreakInputSource
BKCMP1P LL_TIM_SetBreakInputSourcePolarity
BKCMP2E LL_TIM_DisableBreakInputSource
LL_TIM_EnableBreakInputSource
BKCMP2P LL_TIM_SetBreakInputSourcePolarity
BKDF1BK0E LL_TIM_DisableBreakInputSource
LL_TIM_EnableBreakInputSource
BKINE LL_TIM_DisableBreakInputSource
LL_TIM_EnableBreakInputSource
BKINP LL_TIM_SetBreakInputSourcePolarity
ETRSEL LL_TIM_SetETRSource
OR3 BK2CMP1E LL_TIM_DisableBreakInputSource
LL_TIM_EnableBreakInputSource
BK2CMP1P LL_TIM_SetBreakInputSourcePolarity
BK2CMP2E LL_TIM_DisableBreakInputSource
LL_TIM_EnableBreakInputSource
BK2CMP2P LL_TIM_SetBreakInputSourcePolarity
BK2DF1BK1E LL_TIM_DisableBreakInputSource
LL_TIM_EnableBreakInputSource
BK2INE LL_TIM_DisableBreakInputSource
LL_TIM_EnableBreakInputSource
BK2INP LL_TIM_SetBreakInputSourcePolarity
PSC PSC LL_TIM_GetPrescaler
LL_TIM_SetPrescaler
RCR REP LL_TIM_GetRepetitionCounter
LL_TIM_SetRepetitionCounter
SMCR ECE LL_TIM_DisableExternalClock
LL_TIM_EnableExternalClock
LL_TIM_IsEnabledExternalClock
LL_TIM_SetClockSource
ETF LL_TIM_ConfigETR
ETP LL_TIM_ConfigETR
ETPS LL_TIM_ConfigETR
MSM LL_TIM_DisableMasterSlaveMode
LL_TIM_EnableMasterSlaveMode
LL_TIM_IsEnabledMasterSlaveMode
OCCS LL_TIM_SetOCRefClearInputSource
SMS LL_TIM_SetClockSource
LL_TIM_SetEncoderMode
LL_TIM_SetSlaveMode
TS LL_TIM_SetTriggerInput
SR B2IF LL_TIM_ClearFlag_BRK2
LL_TIM_IsActiveFlag_BRK2
BIF LL_TIM_ClearFlag_BRK
LL_TIM_IsActiveFlag_BRK
CC1IF LL_TIM_ClearFlag_CC1
LL_TIM_IsActiveFlag_CC1
CC1OF LL_TIM_ClearFlag_CC1OVR
LL_TIM_IsActiveFlag_CC1OVR
CC2IF LL_TIM_ClearFlag_CC2
LL_TIM_IsActiveFlag_CC2
CC2OF LL_TIM_ClearFlag_CC2OVR
LL_TIM_IsActiveFlag_CC2OVR
CC3IF LL_TIM_ClearFlag_CC3
LL_TIM_IsActiveFlag_CC3
CC3OF LL_TIM_ClearFlag_CC3OVR
LL_TIM_IsActiveFlag_CC3OVR
CC4IF LL_TIM_ClearFlag_CC4
LL_TIM_IsActiveFlag_CC4
CC4OF LL_TIM_ClearFlag_CC4OVR
LL_TIM_IsActiveFlag_CC4OVR
CC5IF LL_TIM_ClearFlag_CC5
LL_TIM_IsActiveFlag_CC5
CC6IF LL_TIM_ClearFlag_CC6
LL_TIM_IsActiveFlag_CC6
COMIF LL_TIM_ClearFlag_COM
LL_TIM_IsActiveFlag_COM
SBIF LL_TIM_ClearFlag_SYSBRK
LL_TIM_IsActiveFlag_SYSBRK
TIF LL_TIM_ClearFlag_TRIG
LL_TIM_IsActiveFlag_TRIG
UIF LL_TIM_ClearFlag_UPDATE
LL_TIM_IsActiveFlag_UPDATE
TIM15_OR1 ENCODER_MODE LL_TIM_SetRemap
TI1_RMP LL_TIM_SetRemap
TIM16_OR1 TI1_RMP LL_TIM_SetRemap
TIM17_OR1 TI1_RMP LL_TIM_SetRemap
TIM1_OR1 ETR_ADC1_RMP LL_TIM_SetRemap
ETR_ADC3_RMP LL_TIM_SetRemap
TI1_RMP LL_TIM_SetRemap
TIM2_OR1 ITR1_RMP LL_TIM_SetRemap
TI1_RMP LL_TIM_SetRemap
TI4_RMP LL_TIM_SetRemap
TIM3_OR1 TI1_RMP LL_TIM_SetRemap
TIM8_OR1 ETR_ADC2_RMP LL_TIM_SetRemap
ETR_ADC3_RMP LL_TIM_SetRemap
TI1_RMP LL_TIM_SetRemap